Qualifikationsphase Q4 · Themenfeld Q4.1

Q4.1 – Grundlagen der technischen Informatik

Von Bitmustern und Zahlendarstellungen zu Gattern, Schaltnetzen, Addierwerken und Speichern

Q4.1 zeigt, wie digitale Datenverarbeitung technisch realisiert wird. Zahlen, Wahrheitswerte und logische Bedingungen bleiben nicht nur abstrakte Begriffe: Sie werden als Bitmuster dargestellt, mit Gattern verarbeitet, in Schaltnetzen kombiniert und in Flip-Flops gespeichert.

Die Seite verbindet frühere D-Book-Lernbewegungen: Daten und Repräsentation aus der E-Phase, formale Beschreibung aus Q3, algorithmisches Denken aus Q1, Modellierung aus Q2 und den Blick auf Informatiksysteme als technische Artefakte.

Kerncurriculum
Kerncurriculum kompakt
Einordnung und Lernziele des Themenfelds Q4.1

A) Allgemeine Einordnung

Q4.1 führt von der Darstellung digitaler Information zur technischen Verarbeitung dieser Darstellungen. Ausgangspunkt sind Zahlensysteme und Bitmuster. Danach werden logische Gatter als technische Realisierung Boolescher Verknüpfungen eingeführt. Aus Wahrheitstabellen entstehen Schaltfunktionen, aus Schaltfunktionen entstehen Schaltnetze.

Die Vereinfachung mit KV-Diagrammen macht sichtbar, dass dieselbe Funktion technisch unterschiedlich aufwendig realisiert werden kann. Auf erhöhtem Niveau kommt die Zeitdimension hinzu: Flip-Flops speichern Zustände und erweitern reine Schaltnetze zu Schaltwerken.

B) Anforderungen nach Kursniveau

Grundlegendes Niveau

Im grundlegenden Niveau wird die Transformationskette von Bitmustern zu Schaltnetzen aufgebaut. Dazu gehören Binär- und Hexadezimalzahlen, Rechnen mit Binärzahlen, Zweierkomplement, logische Gatter in IEC-Schreibweise, Wahrheitstabellen, disjunktive Normalform und KV-Diagramme.

Entscheidend ist nicht nur das Rechnen einzelner Beispiele. Lernende sollen begründen, welche Interpretation ein Bitmuster hat, welche Funktion ein Schaltnetz berechnet und warum eine vereinfachte Schaltung dieselbe Wahrheitstabelle erzeugt.

Erhöhtes Niveau (Leistungskurs)

Im erhöhten Niveau wird die Grenze reiner Kombinatorik überschritten. RS-Flip-Flops und D-Flip-Flops zeigen, wie ein Bit gespeichert wird und warum ein Taktsignal eine zeitliche Ordnung in digitale Systeme bringt.

Damit entsteht die Brücke von Schaltnetzen zu Schaltwerken: Der Ausgang hängt nicht mehr nur von aktuellen Eingängen ab, sondern zusätzlich von einem gespeicherten Zustand.

Vom Lesen zum Operieren: der Q4.1-Transformationspfad

Q4.1 wird im D-Book nicht als Sammlung einzelner Rechentricks behandelt. Entscheidend ist die wiederholte Überführung derselben Struktur in andere Darstellungen: Ein Bitmuster wird interpretiert, eine Schaltfunktion wird als Wahrheitstabelle beschrieben, eine Tabelle wird zur DNF, die DNF wird als Schaltnetz dargestellt, und verschiedene Darstellungen werden über Äquivalenz geprüft.

Bitmuster Wahrheitstabelle DNF Ausdruck Schaltnetz Simulation Äquivalenz
Eingabe Bitfolge, Variablen, Wahrheitstabelle, Ausdruck
Interaktion toggeln, ableiten, eingeben, simulieren
Beobachtung / Output Wertinterpretation, DNF, Gegenbeispiel, Schaltnetz, Trace
Bitmuster
Zahlensysteme und Bitmuster
Dualsystem, Hexadezimalsystem und feste Bitbreiten

Ein Bitmuster ist zunächst nur eine Folge aus 0 und 1. Erst durch eine vereinbarte Interpretation wird daraus eine Zahl, ein Zeichen, ein Wahrheitswert oder ein Steuerzustand. Deshalb ist die Umrechnung zwischen Dezimal-, Dual- und Hexadezimalsystem nicht nur Rechentechnik, sondern Modellierung.

Dualsystem als Stellenwertsystem

Im Dualsystem stehen nur die Ziffern 0 und 1 zur Verfügung. Die Stellenwerte sind Potenzen der Basis 2. Die Bitfolge 1011 kann ohne Vorzeichen als 1·23 + 0·22 + 1·21 + 1·20 gelesen werden und ergibt dann 11 im Dezimalsystem.

Hexadezimalsystem als kompakte Schreibweise

Das Hexadezimalsystem nutzt die Basis 16. Weil 16 = 24 gilt, entspricht eine Hexadezimalstelle genau einer Vierergruppe von Bits. Dadurch lassen sich längere Bitfolgen kompakter notieren, ohne die technische Nähe zur Binärdarstellung zu verlieren.

Bitmuster ist nicht gleich Bedeutung

Die Bitbreite legt fest, wie viele Stellen für eine Darstellung zur Verfügung stehen. Dadurch entsteht ein endlicher Wertebereich. Bei 4 Bit gibt es 16 verschiedene Muster. Ob diese Muster als 0 bis 15, als negative und positive Zahlen oder als Steuerzustände gelesen werden, ist eine Frage der vereinbarten Interpretation.

10112 = 1110 Interpretation ohne Vorzeichen
10112 = B16 Hexadezimale Vierergruppe
10112 = -510 4-Bit-Zweierkomplement

Bitmuster-Lupe

Dasselbe Muster trägt mehrere mögliche Bedeutungen. Die Werkzeugperspektive macht daraus eine Beobachtungsfrage: Welche Interpretation wird gerade gelesen?

Bitmuster 1011
Bitbreite 4
unsigned 11
hex B
Zweierkomplement -5
Wertebereich -8 bis +7

Im Werkzeug wird diese Unterscheidung als Eingabe- und Beobachtungsproblem sichtbar: Die Lernenden verändern Bits, aber beobachtet wird nicht nur ein einzelner Wert, sondern mehrere mögliche Deutungen desselben Musters.

Bits setzen Bitbreite festlegen Interpretation wählen Werte vergleichen
Arbeitsfrage

Wenn zwei Personen dieselbe Bitfolge unterschiedlich deuten, widersprechen sie sich nicht automatisch. Erst die Bitbreite und die Interpretationsregel entscheiden, welche Aussage das Muster in diesem Kontext trägt.

Binärarithmetik
Rechnen mit Binärzahlen und Zweierkomplement
Addition, Übertrag, Überlauf und negative Zahlen

Dualaddition funktioniert spaltenweise wie schriftliche Addition im Dezimalsystem. Der Unterschied liegt in der Basis: 1 + 1 ergibt 0 mit Übertrag 1. Dieser Übertrag ist später das Verbindungssignal zwischen mehreren Volladdierern.

  0110
+ 0011
------
  1001
Übertrag und Überlauf

Ein Übertrag verbindet eine Stelle mit der nächsthöheren Stelle. Ein Überlauf liegt vor, wenn das Ergebnis nicht mehr in der vorgegebenen Bitbreite darstellbar ist. Deshalb muss jede Binärrechnung im D-Book die Bitbreite mitführen.

Zweierkomplement

Das Zweierkomplement ist die zentrale Brücke zwischen Zahlendarstellung und Addierwerk. Eine negative Zahl entsteht, indem alle Bits der positiven Darstellung invertiert und anschließend 1 addiert wird. Dadurch kann Subtraktion als Addition des Zweierkomplements modelliert werden.

Trace: Zweierkomplementbildung

+5 0101
invertieren 1010
+1 1011
Interpretation als 4-Bit-Zweierkomplement -5

Das Digitaltechnik-Labor führt diesen Schritt nicht als bloße Formel vor, sondern trennt Eingabe, Transformation und Beobachtung: Bitmuster, Zwischenschritt und interpretierter Wert bleiben sichtbar.

Subtraktion als Addition

Statt a - b direkt zu berechnen, kann ein Addierwerk a + (-b) ausführen. Die negative Zahl -b wird dabei als Zweierkomplement von b dargestellt. So bleibt die technische Grundstruktur der Addition erhalten.

Warnung: Übertrag ist nicht automatisch Überlauf

Bei fester Bitbreite kann ein aus der höchsten Stelle herausfallender Übertrag verworfen werden, ohne dass im vorzeichenbehafteten Sinn immer ein Überlauf gemeint ist. Überlauf wird an der Darstellbarkeit des Ergebnisses im vereinbarten Wertebereich geprüft.

Gatter
Logische Gatter und Schaltfunktionen
AND, OR, NOT, XOR und IEC-Schreibweise

Logische Gatter realisieren Boolesche Verknüpfungen technisch. Ein Gatter nimmt Eingangssignale entgegen und erzeugt daraus ein Ausgangssignal. Damit wird eine logische Aussage zu einer Schaltfunktion: Für jede mögliche Eingangskombination ist festgelegt, welcher Ausgangswert entsteht.

IEC-Schreibweise als Hauptnotation

Im hessischen Kontext ist die IEC-Schreibweise prüfungsrelevant. Andere Symboltraditionen können beim Vergleich helfen, aber diese Seite führt IEC als Hauptnotation und konzentriert sich auf die zugrunde liegende logische Funktion.

Gatter Logische Funktion Typische Schreibweise Didaktische Rolle
NOT Negation ¬a invertiert ein Signal
AND Konjunktion a ∧ b beide Bedingungen müssen gelten
OR Disjunktion a ∨ b mindestens eine Bedingung gilt
XOR exklusives Oder a ⊕ b genau eine Bedingung gilt
NAND/NOR negierte Grundgatter ¬(a ∧ b), ¬(a ∨ b) technische Realisierungs- und Vereinfachungsperspektive

Boolesche Schreibweisen im D-Book und im Werkzeug

Operator D-Book-Notation Tastaturvarianten im Werkzeug
NOT ¬a !a, ~a
AND a ∧ b a & b, a*b, a AND b
OR a ∨ b a | b, a+b, a OR b
XOR a ⊕ b a ^ b, a XOR b
Klammern (a ∧ b) ∨ c (a & b) | c

Die Seite verwendet die mathematisch-fachsprachliche D-Book-Notation. Das Werkzeug akzeptiert zusätzlich Tastaturvarianten, normalisiert sie aber auf dieselbe Boolesche Bedeutung. Dadurch wird Syntax nicht vom fachlichen Konzept getrennt.

Operatorpriorität:

  1. Klammern
  2. NOT
  3. AND
  4. XOR
  5. OR
Schaltfunktion als Modell

Eine Schaltfunktion beschreibt das beobachtbare Verhalten eines Schaltnetzes. Reale Schaltungen besitzen zusätzlich technische Eigenschaften wie Laufzeit, Spannung und Bauteilverhalten. Diese Seite fokussiert zunächst die logische Modellschicht.

Schaltnetzanalyse
Schaltnetze analysieren
Von der Schaltung zur Wahrheitstabelle

Ein Schaltnetz besitzt keinen Speicher. Der Ausgang hängt nur von den aktuellen Eingangswerten ab. Deshalb lässt sich ein Schaltnetz analysieren, indem man alle möglichen Eingangskombinationen durchgeht und für jede Kombination den Ausgangswert bestimmt.

  1. Eingangsvariablen bestimmen.
  2. Zwischensignale benennen.
  3. Gatterweise auswerten.
  4. Ausgangswert notieren.
  5. Wahrheitstabelle vollständig füllen.
  6. Schaltfunktion formulieren.
Schaltnetz / Ausdruck Eingangskombination wählen Zwischensignale auswerten Ausgang notieren Wahrheitstabelle füllen
Beispielterm

Für den Term (a ∧ ¬b) ∨ c werden zuerst ¬b und a ∧ ¬b als Zwischensignale ausgewertet. Danach entscheidet das OR-Gatter mit c über den Ausgang.

Statischer Simulationstrace

Ausdruck: (a ∧ ¬b) ∨ c, Eingabe: a=1, b=0, c=0

¬b 1
a ∧ ¬b 1
(a ∧ ¬b) ∨ c 1

Das Werkzeug macht diese Auswertung als Simulation sichtbar. Eine Schaltfunktion wird nicht nur gelesen, sondern für konkrete Eingangskombinationen ausgeführt.

Dieser Abschnitt erinnert an eine frühere D-Book-Bewegung: Bei SQL wird eine Abfrage gegen Daten ausgeführt; hier wird ein Schaltnetz gegen alle Eingangskombinationen ausgeführt. In beiden Fällen entsteht Erkenntnis durch Ausführen, Beobachten und Begründen.

Schaltnetzentwicklung
Schaltnetze entwickeln
Vom Anwendungskontext zur Wahrheitstabelle und DNF

Beim Entwickeln eines Schaltnetzes wird eine Anwendungssituation formalisiert. Zuerst werden Eingänge, Ausgänge und Bedingungen festgelegt. Danach entsteht eine Wahrheitstabelle. Aus allen Zeilen mit Ausgang 1 werden Minterme gebildet. Die Oder-Verknüpfung dieser Minterme ergibt die disjunktive Normalform.

Beispielkontext: Aufzug hält in bestimmten Stockwerken

Drei Eingänge a, b und c codieren die Stockwerksnummer. Der Ausgang s ist 1, wenn der Aufzug in diesem Stockwerk halten soll. Aus den gewünschten Haltepunkten entsteht eine Wahrheitstabelle; daraus wird eine DNF; daraus wird ein Schaltnetz.

Minterm

Eine Zeile mit Ausgang 1 erzeugt einen UND-Term, in dem jede Eingangsvariable genau einmal vorkommt. Hat eine Variable in der Zeile den Wert 0, wird sie im Minterm negiert; hat sie den Wert 1, wird sie nicht negiert.

Zeile mit Ausgang 1:
a = 0, b = 1, c = 0

Minterm:
¬a ∧ b ∧ ¬c

Vom Tabellenwert zur DNF

Wahrheitstabellenzeile a=0, b=1, c=0, s=1
Minterm ¬a ∧ b ∧ ¬c
DNF Minterm_1 ∨ Minterm_2 ∨ …
Disjunktive Normalform

Alle Minterme werden durch ODER verknüpft. Die DNF ist dadurch systematisch aus der Wahrheitstabelle ableitbar. Sie ist oft nicht minimal, aber sie bildet einen verlässlichen ersten Weg vom Verhalten zur Schaltung.

DNF:
Minterm_1 ∨ Minterm_2 ∨ ...

Vom Preset zur Funktion

XOR Ausgang 1, wenn genau eine Eingabe 1 ist.
Mehrheitsfunktion / Carry Ausgang 1, wenn mindestens zwei Eingänge 1 sind.
Aufzugsteuerung Ausgang 1 für die codierten Stockwerke 0, 4, 5, 6, 7.

Diese Presets sind keine Zusatzaufgaben, sondern Modellfälle: Sie zeigen, wie aus einer fachlichen Beschreibung eine Wahrheitstabelle und daraus eine DNF entsteht.

KV-Diagramm
Schaltnetze vereinfachen mit KV-Diagrammen
Von der DNF zur disjunktiven Minimalform

Die DNF ist systematisch, aber häufig nicht technisch günstig. Sie kann viele Terme und damit viele Gatter erzeugen. KV-Diagramme machen benachbarte Minterme sichtbar. Wenn sich Minterme nur in einer Variablen unterscheiden, kann diese Variable wegfallen. Das Ergebnis ist eine vereinfachte, aber äquivalente Schaltfunktion.

Warum Äquivalenz vor Minimierung kommt

Bevor eine Funktion minimiert wird, muss klar sein, welche Funktion überhaupt erhalten bleiben soll. Das Digitaltechnik-Labor legt dafür die Grundlage: Wahrheitstabelle, DNF, eigener Ausdruck und einfache Schaltnetzdarstellung werden über dieselbe Eingang-Ausgang-Beziehung verglichen. KV-Diagramme setzen diese Äquivalenzprüfung voraus und erweitern sie später um die Frage nach einer einfacheren Darstellung.

  1. Variablenreihenfolge festlegen.
  2. KV-Diagramm mit Gray-Code-Nachbarschaft aufbauen.
  3. Einsen aus der Wahrheitstabelle eintragen.
  4. Möglichst große Blöcke mit 2, 4, 8 oder mehr Feldern bilden.
  5. Je Block konstante Variablen ablesen.
  6. Terme zur disjunktiven Minimalform zusammensetzen.
  7. Vereinfachte Funktion mit der ursprünglichen Wahrheitstabelle vergleichen.
Regeln für KV-Blöcke

Blockgrößen sind Zweierpotenzen. Blöcke sollen möglichst groß sein, dürfen sich überlappen und werden nur horizontal, vertikal oder rechteckig zusammengefasst. Ränder gelten als Nachbarn: Linke und rechte sowie obere und untere Felder können zusammengehören.

Grenze des Verfahrens

KV-Diagramme sind ein manuelles Sichtverfahren. Bei vielen Eingangsvariablen werden sie unübersichtlich. Algorithmische Minimierung wie das Quine-McCluskey-Verfahren kann später ein interner Werkzeugpfad sein, gehört aber in diesem V1-Entwurf nicht als eigener Fachschwerpunkt auf die Seite.

Addierwerk
Vom Gatter zum Addierwerk
Halbaddierer, Volladdierer und Übertragskette

Der Volladdierer verbindet die Logik der Gatter mit der Arithmetik der Bitmuster. Er addiert zwei Eingangsbits und einen eingehenden Übertrag. Als Ausgänge entstehen die Ergebnisstelle und der neue Übertrag. Mehrere Volladdierer können hintereinandergeschaltet werden, sodass aus einstelliger Bitaddition ein mehrstelliges Addierwerk entsteht.

Minimalmodell eines Volladdierers
Eingänge:  a_i, b_i, c_i
Ausgänge:  s_i, c_{i+1}

s_i     = a_i ⊕ b_i ⊕ c_i
c_{i+1} = 1, wenn mindestens zwei Eingänge 1 sind

Der neue Übertrag c_{i+1} wird zur nächsten Stelle weitergereicht. Dadurch wird aus der lokalen Bitaddition eine Übertragskette.

Preset-Bezug: Mehrheitsfunktion / Carry

Das Werkzeug-Preset Mehrheitsfunktion / Carry isoliert genau den Übertragsausgang des Volladdierers. Damit kann der technische Addierer vorbereitet werden, ohne das vollständige Addierwerk schon als eigenes Modul zu benötigen.

Eingänge a_i, b_i, c_i
Regel c_{i+1} = 1, wenn mindestens zwei Eingänge 1 sind
a_i b_i c_i c_{i+1}
0 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Transfer zum Zweierkomplement

Wenn Subtraktion als Addition des Zweierkomplements modelliert wird, kann dasselbe Addierwerk für Addition und Subtraktion verwendet werden. Unterschiedliche arithmetische Operationen werden so auf dieselbe technische Grundstruktur zurückgeführt.

Flip-Flops
LK: Vom Schaltnetz zum Schaltwerk
RS-Flip-Flop, D-Flip-Flop und gespeicherter Zustand

Schaltnetze reagieren nur auf aktuelle Eingänge. Schaltwerke besitzen zusätzlich einen gespeicherten Zustand. Flip-Flops bilden dafür die elementare Grundlage: Sie speichern ein Bit und machen damit aus reiner Kombinatorik eine zeitabhängige Struktur.

RS-Flip-Flop

Das RS-Flip-Flop hat zwei zentrale Steuerhandlungen: Setzen und Rücksetzen. Wird s = 1 gesetzt, speichert es 1. Wird r = 1 gesetzt, wird der Speicherwert auf 0 zurückgesetzt. Bei s = r = 0 bleibt der alte Zustand erhalten. Der gleichzeitige Setz- und Rücksetzzustand ist fachlich problematisch und wird als undefiniert beziehungsweise nicht zulässig behandelt.

Warum V1 noch bei Schaltnetzen bleibt

Das aktuelle Digitaltechnik-Labor arbeitet bewusst mit Schaltnetzen: Der Ausgang hängt nur von aktuellen Eingängen ab. Flip-Flops erweitern diesen Zusammenhang um gespeicherte Zustände und Zeit. Deshalb bilden sie einen späteren Werkzeugausbau, der an Q3-Automaten anschließen kann.

D-Flip-Flop

Das D-Flip-Flop bündelt den zu speichernden Wert in einem Eingang D und koppelt die Speicherung an einen Takt. Dadurch wird nicht nur die Eingabebelegung wichtig, sondern auch der Zeitpunkt, zu dem der Wert übernommen wird.

Timing-Diagramm

Ein Timing-Diagramm zeigt Eingang D, Taktsignal, Ausgang Q und den invertierten Ausgang ¬Q über der Zeit. Es hilft dabei, die Frage zu trennen, welcher Wert anliegt, wann er gespeichert wird und wann er am Ausgang sichtbar wird.

Transfer zu Q3

Hier entsteht der stärkste Anschluss an Automaten und Zustandsdiagramme: Ein Schaltwerk ist nicht mehr nur eine Funktion von Eingängen zu Ausgängen, sondern besitzt Zustände. Diese Brücke wird benannt, ohne Q3 an dieser Stelle erneut vollständig aufzurollen.

Digitaltechnik-Labor
Ausblick: Digitaltechnik-Labor
Werkzeugpotenzial als gemeinsamer Modellkern, nicht als Einzeltools

Digitaltechnik-Labor: aktueller Kern und Anschlusslogik

Die erste lauffähige V1 des Digitaltechnik-Labors ist bewusst eng geschnitten. Sie führt die Grundbewegung aus Eingabe, Interaktion, Beobachtung, Darstellungswechsel und Äquivalenzprüfung zusammen.

Aktueller V1-Kern Bitmuster interpretieren
Aktueller V1-Kern Wahrheitstabelle bearbeiten
Aktueller V1-Kern DNF erzeugen
Aktueller V1-Kern Ausdruck prüfen
Aktueller V1-Kern Schaltnetz beobachten
Aktueller V1-Kern Simulation und Äquivalenzdiagnose
Folgebaustein V1.1 KV-Diagramm: Minimierung als visuelle Blockbildung
Folgebaustein V1.2 Addierwerk: Übertragsketten und Volladdierer
Folgebaustein V1.3 Flip-Flop: Zustand, Takt und Timing

Die Ausbaustufen sind keine getrennten Werkzeuge, sondern weitere Views auf denselben Grundgedanken: Darstellungen werden ineinander überführt, simuliert und auf Gleichwertigkeit geprüft.